设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教： inout端口怎么进行时序约束
12
返回列表 发新帖
楼主: tuohit

[求助] 请教： inout端口怎么进行时序约束

[复制链接]
cwj1986521
发表于 2010-12-29 10:44:24 | 显示全部楼层
我也想知道
回复 支持 反对

举报

eaglelsb
发表于 2010-12-29 10:56:15 | 显示全部楼层
做一个方向约束应就够了吧？因为IOB的物理位置就放在一起的，对于外界器件来说，输入与输出也是同一个器件，
或者同时约束，但时间都一样吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

leona1527
发表于 2011-1-6 11:47:18 | 显示全部楼层
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:05 , Processed in 0.014531 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表