请教： inout端口怎么进行时序约束

tuohit · 发表于 2010-3-17 18:32:17

您需要登录才可以下载或查看，没有账号？注册

x

在SDC文件中，
对input 或 output 端口
可以用 set_input_delay 或 set_output_delay进行约束，
那么对于 inout 端口应该如何约束呢？

kyoiwaiah · 发表于 2010-3-22 19:29:26

顶一下

PYGH · 发表于 2010-3-29 16:29:33

帮忙顶一下

eaglelsb · 发表于 2010-3-31 09:29:35

对这个我只做过输出约束，也想知道下

sgt · 发表于 2010-3-31 11:07:29

等待高手回答

sleeplessvenus · 发表于 2010-3-31 11:09:28

inout = input + output，所以两个方向的约束同时都加上，软件都可以自动识别

wxqy_anita · 发表于 2010-3-31 17:46:21

同时加两个就好了。

_l_ · 发表于 2010-3-31 19:19:02

极品飞车10 · 发表于 2010-3-31 19:35:34

是啊　怎么约束？

zhangxiaoshen · 发表于 2010-12-28 19:53:28

对这个我只做过输出约束，也想知道

[求助] 请教： inout端口怎么进行时序约束