设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例

1 234 / 4 页下一页

返回列表发新帖

楼主: lurenyi

[资料] Verilog的135个经典设计实例

发表于 2010-4-12 21:20:09 | 显示全部楼层

先提前谢谢楼主了啊

回复支持反对

使用道具举报

发表于 2010-4-12 22:18:16 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-13 00:48:17 | 显示全部楼层

thanks a lot !

回复支持反对

使用道具举报

发表于 2010-4-13 00:56:44 | 显示全部楼层

感謝大大分享嚕！！論壇背景更新好新奇

回复支持反对

使用道具举报

发表于 2011-5-3 12:13:59 | 显示全部楼层

eEEEEEEEEEEE

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-5-7 10:55:02 | 显示全部楼层

dingdingdingdingdingdingdingdingdingdingdingdingdingdingdingdingdingding

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2020-8-13 21:24:51 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-4-12 18:53:41 | 显示全部楼层

6666666666666666666666666666666666

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-2-17 00:56:28 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-2-17 01:31:23 | 显示全部楼层

很有簪考價值，謝謝分享

回复支持反对

使用道具举报

1 234 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-11 09:01 , Processed in 0.015766 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表