设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例
123
返回列表 发新帖
楼主: lurenyi

[资料] Verilog的135个经典设计实例

[复制链接]
sdjnzpp
发表于 2010-4-12 21:20:09 | 显示全部楼层
先提前谢谢楼主了啊
回复 支持 反对

举报

xcykii
发表于 2010-4-12 22:18:16 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

sevid
发表于 2010-4-13 00:48:17 | 显示全部楼层
thanks a lot !
回复 支持 反对

举报

matt0123
发表于 2010-4-13 00:56:44 | 显示全部楼层
感謝大大分享嚕！！論壇背景更新   好新奇
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

davidchan110
发表于 2011-5-3 12:13:59 | 显示全部楼层
eEEEEEEEEEEE
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xdchenjian123
发表于 2011-5-7 10:55:02 | 显示全部楼层
dingdingdingdingdingdingdingdingdingdingdingdingdingdingdingdingdingding
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

novel_qin
发表于 2020-8-13 21:24:51 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

270395497
发表于 2021-4-12 18:53:41 | 显示全部楼层
6666666666666666666666666666666666
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 16:29 , Processed in 0.019496 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表