请教一个PLL中PFD D flip－flop的问题

Genny · 发表于 2010-3-10 21:43:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

看到一paper中PLL PFD用了下图所示的DFF，请问一下这种结构的DFF是否常用啊，有啥优缺点？谢谢！该PLL reference 24MHz，输出频率2－4GHz

tayo134 · 发表于 2010-3-11 11:41:52

本帖最后由 tayo134 于 2010-3-11 13:33 编辑

你这电路有问题吧，你的RST能用吗？
另外，个人观点，PFD中的DFF与PLL的输出频率关系不大，而与PLL的参考频率及系统的其它部分相关

twfly · 发表于 2010-3-11 23:35:15

首先不考虑你电路的正确性哈，对于PFD,RAZAVI给的书给的那个电路已经够经典了。
1.这个电路不常用，一般在很低频率下采用的基本都是那个经典结构，现在也有很多改进的电路，为了减小PFD路径延迟影响，但PFD的RESET延迟又是必须的（死区问题），也有各种动态的PFD，基本都是采用DFF结构哈，采用DFF是为了防止输入时钟的非平衡占空比对PLL的输出时钟影响，所以，一般都采用上升或下降沿单独进行PFD。
2，为了保证PFD的工作性能，一般选取的PFD的极限工作频率是你参考频率的10倍以上，你这个电路满足这个要求。
3，你的QN和Q的误差比较大，现在有改进的互补输出结构。
4，你这个电路需要互补时钟，对分频输出电路的负载以及电路设计要求较高。

我觉得就是这些了哈，不足或说错的地方请见谅

211lili · 发表于 2010-3-14 00:03:42

这种DFF结构一般是一个工艺库里的standard digital cell有自带的，对于PLL输入参才频率几十MHz的东西话是适用的

twfly · 发表于 2010-3-15 22:23:20

4# 211lili
不好意思哈，我没研究过数字标准单元里面带的库，我主要做高速serdes和PLL，不用数字库。。。

Genny · 发表于 2010-3-16 19:43:53

首先不考虑你电路的正确性哈，对于PFD,RAZAVI给的书给的那个电路已经够经典了。
1.这个电路不常用，一般在很低频率下采用的基本都是那个经典结构，现在也有很多改进的电路，为了减小PFD路径延迟影响，但PFD的RESET延 ...
twfly 发表于 2010-3-11 23:35

登录/注册后可看大图

Razavi书里的那个是指RS Latch实现那个吗？

twfly · 发表于 2010-3-20 00:13:01

6# Genny
貌似是

zhifj86 · 发表于 2010-3-24 16:55:34

rst是清零端吧？

liangjun_email · 发表于 2016-12-13 09:34:23

thank you very much

[求助] 请教一个PLL中PFD D flip－flop的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1