请教几个运放建立时间的基础问题

goat_xdg · 发表于 2010-3-8 12:22:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟最近在做ADC方面的项目,遇到一些很基础的疑问,请知道的大哥大姐解答解答啊,不胜感激.
1.在仿一个接成跟随器结构的运放的建立时间的时候,发现给一个从1V到2V的阶跃信号的时候,输出不会出现明显的减幅震荡,但是当输入一个从2V到1V的阶跃信号的时候,输出会有明显的减幅震荡,幅度较大.不知道是什么原因.
2.根据单极点近似得到的计算建立时间的公式t=(n+1)ln2/GBW,计算出来的建立时间比仿真得到的建立时间要大1/3左右,不知道是什么原因,和我设置的激励信号的上升时间有关系吗,因为激励信号的上升时间是有限的.
3.对于一个输入从1V到2V的阶跃信号而言,公式t=(n+1)ln2/GBW中的GBW是哪个输入电压时的GBW,还是在推导公式的时候认为这个GBW在1V到2V之间是一个基本不变的量.
请知道的大哥大姐帮助啊,感谢感谢啊

goat_xdg · 发表于 2010-3-8 22:52:36

自己顶一下，期待解答啊

goat_xdg · 发表于 2010-3-8 22:55:46

自己顶一下，期待解答啊

sophiky · 发表于 2010-3-8 23:09:00

一点儿看法：

1、这个问题应该与你运放的结构有关，如果我是你，我会仔细分析1v到2v与2v到1v阶跃发生时运放在大信号方面的不同（比如那些管子进入线性区，这些管子脱离线性区的时间有何不同？）；

2、AC分析仅供参考，建立时间还与阻尼系数有关；

3、GBW是小信号参数，会随着输入共模电压的变化发生变化，会影响闭环电路的建立时间。如果要仿真建立时间，不妨用小一点的输入阶跃信号。