请教静态时序分析报告中关于“r"和“f”的问题

pasher · 发表于 2010-3-6 16:35:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在时序分析报告中有Incr和Path,我的理解是Incr是写明每个单元器件的时延，Path是指信号经过某些单元后的延时总和，然后后面还有"r"或"f"用来表明经过某单元后的结果是1还是0。
那DC在做STA时是如何判断经过某单元后世"r"还是"f"的？
我目前的理解是，如果信号是经过INV，则输出与输入相反，如果是经过NAND，则看输入，如果输入为0则输出为1，输入如果为1，此时无法预知NAND的输出是1或0，则根据NAND输出0或1时的时延不同来选择输出结果，如果输出1的时延较大，则选择输出为1，否则选择输出为0.

不知道我的理解对不对呢？

还有一个问题，如何让DC做STA这件事呢？是不是在script中写入report_timing命令就是告诉DC需要做STA？

pasher · 发表于 2010-3-7 14:58:52

dddddddddddd

pasher · 发表于 2010-3-8 14:04:06

没人知道吗？

layow · 发表于 2010-3-8 16:02:01

我个人理解是每段path的input组合都是遍历的，除非你设了set_case_analysis,
默认report的应该是所有计算结果中最critical的，
比如一条path开始是一个flip-flop的Q，Q=0时的delay比Q=1时的delay大，report应该输出Q=0的结果，相应的节点rise和fall就固定下来了。。。
当然说的可能不对，抛砖引玉吧

sagegao · 发表于 2010-3-8 20:22:25

我同意楼上兄弟的意见，dc给出的是遍历后的结果。就结果来看应该跟楼主的意思差不多，给出的最critical的情况，根据此时的输入判定是“f”还是“r”。

ghonghu · 发表于 2010-6-11 21:45:13

对于触发器的clk端口，“f”和“r”分别指的是正沿触发和负沿触发。对于组合逻辑和触发器输入端口D，“f”指的是指信号由1变0的状况元件延迟时间较长，“r”指的是指信号由0变1的状况元件延迟时间较长

freedos · 发表于 2013-3-13 11:14:22

顶一个吧！

ddsheep1982 · 发表于 2013-3-20 14:41:40

一楼正解

[求助] 请教静态时序分析报告中关于“r"和“f”的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2