在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: raneewu

[资料] DC Verilog+HDL设计实例

[复制链接]
发表于 2010-3-24 10:16:56 | 显示全部楼层
:funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk::funk:v
发表于 2010-3-31 19:54:34 | 显示全部楼层
这种实例太重要了啊
发表于 2010-4-1 20:02:28 | 显示全部楼层
谢谢楼主
发表于 2010-4-1 20:05:05 | 显示全部楼层
DC Verilog+HDL设计实例
谢谢楼主
发表于 2010-4-4 19:05:51 | 显示全部楼层
先下在顶
发表于 2010-6-14 21:07:27 | 显示全部楼层
终于看到一个DC的了
发表于 2010-6-16 21:34:40 | 显示全部楼层
支持一下
发表于 2010-7-3 19:58:40 | 显示全部楼层
好东西哦,顶
发表于 2011-2-24 11:46:09 | 显示全部楼层
看看,谢谢
发表于 2011-2-27 16:04:54 | 显示全部楼层
Thanks for sharing!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 15:09 , Processed in 0.021265 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表