设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教个关于时钟对齐的问题
12
返回列表 发新帖
楼主: nikeman

[求助] 请教个关于时钟对齐的问题

[复制链接]
sagegao
发表于 2010-3-16 22:23:32 | 显示全部楼层
第一，pll/dll不是用来对齐信号与时钟的。
第二，随机信号相对于主时钟是异步的，是不可能对齐的。
回复 支持 反对

举报

neptune1983
发表于 2010-3-16 23:03:10 | 显示全部楼层
如果要求不高，就把他们打一排
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nikeman
 楼主| 发表于 2010-3-17 11:09:36 | 显示全部楼层
哦哦哦 受教不少
回复 支持 反对

举报

liukun
发表于 2010-3-17 14:10:30 | 显示全部楼层
提这样的问题说明你才学习逻辑设计
回复 支持 反对

举报

kyoiwaiah
发表于 2010-3-22 19:53:45 | 显示全部楼层
顶一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-26 20:57 , Processed in 0.015984 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表