设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Debugging Logic Synthesis and Timing Optimization QO ...
12
返回列表 发新帖
楼主: cxyfisher

[资料] Debugging Logic Synthesis and Timing Optimization QOR

[复制链接]
发表于 2012-2-12 12:21:39 | 显示全部楼层
回复 1# cxyfisher


    看标题感觉不错，下来看看
回复 支持 反对

使用道具 举报

发表于 2012-2-14 14:09:49 | 显示全部楼层
thansk for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-5-18 16:38:55 | 显示全部楼层
回复 1# cxyfisher


  文档 还行 看的有点不懂
回复 支持 反对

使用道具 举报

发表于 2012-12-1 01:31:19 | 显示全部楼层
good paper
回复 支持 反对

使用道具 举报

发表于 2012-12-18 00:10:21 | 显示全部楼层
good for share
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-7-31 01:56:26 | 显示全部楼层
Thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-30 12:04 , Processed in 0.015990 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表