发个ASIC中的ROM与RAM生成的问题

willwillwill · 发表于 2010-2-9 09:13:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

比如一个芯片里面需要用到ROM来存数据，RAM来存中间产生的数据。那么我们怎么来设计这个RAM，ROM呢？是用Verilog自己来编？还是有相应的这个软件呢？新手发问，谢谢指教

willwillwill · 发表于 2010-2-9 09:14:24

还有就是设计的时候都需要考虑哪些参量呢?

心海的一滴泪 · 发表于 2010-2-9 12:39:23

RAM的话，有工具可以生成，我们用的ARTISIAN的，也可以自己写，用寄存器堆来表示，容量小的话，建议用寄存器堆表示；ROM的话，据我了解是，流片的时候，把需要写进的数据给FOUNDRY厂，然后他们会帮搞定。

willwillwill · 发表于 2010-2-9 14:31:21

谢谢楼上的，我需要存在ROM里面的数据大概也就一百多个，24位字长的。这样需要的芯片面积大吗？在我布局布线的时候需要考虑些什么呢？要预留一定的面积给它吗？还有就是如果ROM只能在流片的时候交给foundry厂来做，那么我用什么方法来仿真呢？还有就是时序这些问题~~~最近在考虑这个问题，脑子有点乱了~~~

wujing198 · 发表于 2010-2-9 20:32:52

ROM仿真你还是用reg矩阵来模拟嘛，用initial语句+$readmemb任务初始化就成了呗。

amormio124 · 发表于 2010-2-9 22:06:17

rom和ram一样都是要选对应制成的macro，比如上边提到的ARTISIAN就提供ram。
通常讲rom比较小，
流片的时候，rom里面的code确是交给foundry来做，但rom是APR是要画好的，这点和ram一样。
另外提醒一下，最好把rom code做在最上层的metal，以后改rom code就只要动最上面的metal，ECO的费用会少一些。

aguilzu00 · 发表于 2010-2-9 23:31:20

用 memory compiler， like Artisan

willwillwill · 发表于 2010-2-10 07:51:26

真是太感谢各位了，让我茅塞顿开哦

warshining · 发表于 2010-8-31 20:46:31

mark !

AmoiBB · 发表于 2010-9-1 09:15:53

受教了

[求助] 发个ASIC中的ROM与RAM生成的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1