在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2293|回复: 6

[资料] A paper for VHDL user to using systemverilog

[复制链接]
发表于 2010-2-3 00:17:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
A paper for VHDL user to using systemverilog -

SystemVerilog for VHDL users.pdf

258.47 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-2-28 15:08:15 | 显示全部楼层
eetop
发表于 2010-3-2 15:13:10 | 显示全部楼层
thank you
发表于 2010-3-2 15:14:26 | 显示全部楼层
thank you
发表于 2010-3-5 11:35:46 | 显示全部楼层
thanks
发表于 2010-12-2 01:52:32 | 显示全部楼层
good book!
发表于 2010-12-2 14:25:29 | 显示全部楼层
thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 18:17 , Processed in 0.020768 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表