在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19992|回复: 27

[求助] [80信元悬赏]寻高手帮忙解决vcs_vC-2009.06运行出错的问题

[复制链接]
发表于 2010-1-30 13:22:58 | 显示全部楼层 |阅读模式
80资产
我在ubuntu上装了vcs_vC-2009.06,但运行时候出错,没有波形文件也没有任何.v中应打印出来的信息~

运行过程中,产生的提示信息如下:

-----------------------------------------------

Command: vcs -f ./../scr/asynFIFO.f +notimingcheck +nospecify +v2k -debug_all -l \
./../logs/compile.log -Mdir=./DATA -P /home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/debussy.tab \
/home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/pli.a \
-ucli -l ./../logs/asynFIFO.vcs.log
                         Chronologic VCS (TM)
            Version C-2009.06 -- Sat Jan 30 13:25:55 2010
               Copyright (c) 1991-2008 by Synopsys Inc.
                         ALL RIGHTS RESERVED

This program is proprietary and confidential information of Synopsys Inc.
and may be used and disclosed only as authorized in a license agreement
controlling such use and disclosure.


Warning-[ILLGO] Invalid option used
  Invalid option '-2001' must be ignored.
  Please check vcs -help for supported options.

Parsing design file '/home/microe/data/digital/asynFIFO/src/asynFIFO.v'
Parsing design file '/home/microe/data/digital/asynFIFO/src/asynFIFO_ctrl.v'
Parsing design file '/home/microe/data/digital/asynFIFO/src/asynFIFO_tbw.v'
Parsing design file '/home/microe/data/digital/asynFIFO/src/bcd2gray.v'
Parsing design file '/home/microe/data/digital/asynFIFO/src/dpram.v'
Parsing design file '/home/microe/data/digital/asynFIFO/src/gray2bcd.v'
Top Level Modules:
       asynFIFO_tbw
No TimeScale specified
Starting vcs inline pass...
1 module and 0 UDP read.
recompiling module asynFIFO_tbw because:
    This module or some inlined child module(s) has/have been modified.
make[1]: Entering directory `/home/microe/data/digital/asynFIFO/sim/DATA'
gcc  -pipe -O -I/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/include \
-c -o rmapats.o rmapats.c
if [ -x /home/microe/data/digital/asynFIFO/sim/simv ]; then chmod -x /home/microe/data/digital/asynFIFO/sim/simv; \
fi
g++  -o /home/microe/data/digital/asynFIFO/sim/simv  5NrI_d.o 5NrIB_d.o 95pg_1_d.o \
rmapats_mop.o rmapats.o SIM_l.o   /home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/libvirsim.a \
/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/librterrorinf.so \
/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/libsnpsmalloc.so \
/home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/pli.a \
/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/libvcsnew.so \
/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/vcs_save_restore_new.o \
/home/microe/data/program/eda_linux/synopsys/vcs/vcs_vC-2009.06_common/vcs/linux/lib/ctype-stubs_32.a \
-ldl -lm -lm  -lc -lpthread -ldl   
/home/microe/data/digital/asynFIFO/sim/simv up to date
make[1]: Leaving directory `/home/microe/data/digital/asynFIFO/sim/DATA'


-----------------------------------------------

最佳答案

查看完整内容

+v2k应该是-2001的原因,但是你不用管,因为已经被ignore了,相当于没有加-2001这个option,而且你一个AsyncFIFO不会用generic这种语法吧(他没报错就表示编译成功了)。 然后你执行./simv来运行编译好的文件,有错误吗?我没看到你的log文件,你试着在testbench里打印一行话如“hello” 试试,如果能正常打印出来,但是没波图,说明你debussy的接口有问题。 最后,希望你发现问题后能逐步排除,最后确定产生问题的原因,再解决 ...
发表于 2010-1-30 13:22:59 | 显示全部楼层
+v2k应该是-2001的原因,但是你不用管,因为已经被ignore了,相当于没有加-2001这个option,而且你一个AsyncFIFO不会用generic这种语法吧(他没报错就表示编译成功了)。

然后你执行./simv来运行编译好的文件,有错误吗?我没看到你的log文件,你试着在testbench里打印一行话如“hello” 试试,如果能正常打印出来,但是没波图,说明你debussy的接口有问题。

最后,希望你发现问题后能逐步排除,最后确定产生问题的原因,再解决问题。
 楼主| 发表于 2010-1-30 13:24:38 | 显示全部楼层
另外,如下log信息可以忽略,这个不影响运行结果!

Warning-[ILLGO] Invalid option used
  Invalid option '-2001' must be ignored.
  Please check vcs -help for supported options.

请高手帮忙看看是什么问题!
发表于 2010-1-30 14:00:14 | 显示全部楼层
本帖最后由 cyflamingo 于 2010-1-30 14:01 编辑

把整条指令贴出来比较好说吧,是不是参数有错误,或者直接仿一个简单的tb来看看,比如分频器什么的,来确认不是测试向量的问题
一点点去掉分析下吧,包括不要dump fsdb试试看vcd什么的。。。
 楼主| 发表于 2010-1-30 17:56:09 | 显示全部楼层


把整条指令贴出来比较好说吧,是不是参数有错误,或者直接仿一个简单的tb来看看,比如分频器什么的,来确认不是测试向量的问题
一点点去掉分析下吧,包括不要dump fsdb试试看vcd什么的。。。
cyflamingo 发表于 2010-1-30 14:00




运行的整条指令就是:

vcs -f ./../scr/asynFIFO.f +notimingcheck +nospecify +v2k -debug_all -l \
./../logs/compile.log -Mdir=./DATA -P /home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/debussy.tab \
/home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/pli.a \
-ucli -l ./../logs/asynFIFO.vcs.log

testbench里面包括dump fsdb波形和打印中间变量的信息,
但运行后都没有如期出现~
代码和testbench本身应该没有问题,
因为在单位的EDA服务器上运行过!
当然,在公司的运行指令与上面的有点点区别,就多了一个./simv,即:

vcs -f ./../scr/asynFIFO.f +notimingcheck +nospecify +v2k -debug_all -l \
./../logs/compile.log -Mdir=./DATA -P /home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/debussy.tab \
/home/microe/data/program/eda_linux/debussy/debussy-52v15-basic/share/PLI/vcs/LINUX/pli.a \
./simv -ucli -l ./../logs/asynFIFO.vcs.log

但也出错 …
发表于 2010-2-1 17:04:55 | 显示全部楼层
还是RHEL 4好
 楼主| 发表于 2010-2-2 10:37:43 | 显示全部楼层
非常感谢你的提醒~
事实上,这个问题通过不断调试,前两天已经搞好了,
但上面的答案并没有说到点上,所以一直没结束这个帖子!
你说的很有道理!
谢谢关注!
发表于 2010-9-24 11:42:02 | 显示全部楼层
谁知道怎么在ubuntu上装了vcs?我安装完成了电脑提示有错!!!!!!!郁闷!!!!请各位高手讲讲吧!!!!谢谢!!!!
发表于 2010-9-29 12:18:14 | 显示全部楼层
停在了starting vcs inline pass怎么办
发表于 2011-4-3 21:45:41 | 显示全部楼层
长长见识!向大侠们学习一下啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:49 , Processed in 0.037906 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表