在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3219|回复: 13

[资料] 较为复杂的verilog 设计

[复制链接]
发表于 2010-1-21 13:45:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
内含
1.简易环形FIFO 的设计
2.与INTEL8253 兼容的定时器/计数器设计
3 简单异步串行通信接口设计
4.简易I2C 接口电路设计
5.简易RSIC的设计

较为复杂的Verilog设计.pdf

623.07 KB, 下载次数: 93 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-21 14:22:09 | 显示全部楼层
cccccccccc
发表于 2010-1-21 14:32:38 | 显示全部楼层
3q......................
发表于 2010-1-21 16:28:40 | 显示全部楼层
不错的啊
发表于 2010-1-22 10:55:17 | 显示全部楼层
bucuobucuo
发表于 2010-1-23 10:48:31 | 显示全部楼层
ddddd!!!!
发表于 2010-1-23 21:37:13 | 显示全部楼层
谢谢楼主
发表于 2010-1-24 12:31:45 | 显示全部楼层
good ,goo ,thank  you
发表于 2010-1-25 13:08:25 | 显示全部楼层
thanks
发表于 2010-1-25 18:28:40 | 显示全部楼层
hao dong xi
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 03:23 , Processed in 0.026807 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表