设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_HDL_Synthesis_A_Practical_Primer(中英文版) ...

1 2 34 / 4 页

发新帖

楼主: eaglelsb

[资料] Verilog_HDL_Synthesis_A_Practical_Primer(中英文版)

发表于 2019-6-16 12:30:49 | 显示全部楼层

PDF就好了

回复支持反对

发表于 2022-6-21 16:35:37 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-10-29 16:14:34 | 显示全部楼层

感谢资料分享

回复支持反对

发表于 2023-11-10 12:43:20 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-11-17 14:27:14 | 显示全部楼层

丑丑。。。

EETOP创芯人才网简历投递入口

回复支持反对

1 2 34 / 4 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-10 20:28 , Processed in 0.016496 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表