在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8503|回复: 34

[资料] Verilog_HDL_Synthesis_A_Practical_Primer(中英文版)

[复制链接]
发表于 2010-1-18 22:30:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 eaglelsb 于 2010-1-18 22:52 编辑

第一个是中文版的,第二三个附件是英文版的。
A_Verilog_Synthesis中文版.pdf (2.47 MB, 下载次数: 306 )
 楼主| 发表于 2010-1-18 22:36:57 | 显示全部楼层
Verilog HDL Synthesis A Practical Primer.part1.rar (2.86 MB, 下载次数: 146 )
 楼主| 发表于 2010-1-18 22:38:58 | 显示全部楼层
Verilog HDL Synthesis A Practical Primer.part2.rar (1.89 MB, 下载次数: 140 )
发表于 2010-1-18 22:46:19 | 显示全部楼层
謝謝大大分享 先收起來啦
发表于 2010-1-18 22:48:37 | 显示全部楼层
这是三部分还是一个就可以了
发表于 2010-1-18 23:52:36 | 显示全部楼层
thanks
 楼主| 发表于 2010-1-19 10:16:48 | 显示全部楼层
这个顶下,
发表于 2010-1-19 12:39:31 | 显示全部楼层
thanks!
发表于 2010-3-20 20:18:38 | 显示全部楼层
thanks,so much
发表于 2010-3-20 22:29:48 | 显示全部楼层
谢谢分享。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 20:56 , Processed in 0.034064 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表