在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: X6J6P6

[求助] 请教streamout.map问题?

[复制链接]
发表于 2018-3-27 17:28:32 | 显示全部楼层
我ci救星啊!!我布局布线都弄好了就是不知道怎么导到virtuoso里面,按照书上是用DEF文件导的,弄不顺;我就按晚上的用GDS文件,总算倒进去了,metal和poly看起来都没问题。但是VSIA层上有密密麻麻的字,看起来感觉还是有哪里不对
发表于 2018-3-28 15:03:59 | 显示全部楼层
回复 8# sjingf


  你好,
我用的SMIC18工艺,在做一个数字设计时,用encounter布局布线后,生成GDS导入Viruoso,做到DRC这一步发现一个严重的问题。DRC提醒一些有关NWELL的报错(nwell is floating; 还有一堆栓锁效应),我发现,这些数字库里的单元,nwell和衬底根本没有接到VDD和VSS上!现在无处下手了,我不认为直接改版图毕竟数字设计那么多管子,您知道我是哪一步做错了吗,还是直接在版图上加上contacts
发表于 2023-3-10 14:03:51 | 显示全部楼层
我的tech file中有这样的layer定义
xxx 83 0
xxx 83 1
xxx 83 2
请问这样在map file中应该怎么改呢?
发表于 2023-3-20 22:12:12 | 显示全部楼层


Q请问你解决了吗?是怎样解决的?
发表于 2023-3-21 10:14:36 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-8 03:49 , Processed in 0.017140 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表