最近做xilinx fpga的powerpc,edk开发的时候很纠结

菜鸟二代 · 发表于 2010-1-10 02:23:01

您需要登录才可以下载或查看，没有账号？注册

x

使用小端intel flash,p30的,地址线分配规则究竟是怎么样的呢

比如,我256Mbit的16位flash,24bit地址线
在edk10上面,需要用bus split 核分割总线，如何分配？
看xilinx例程里都是 30 downto 7，为什么不是31 downto 8呢

菜鸟二代 · 发表于 2010-1-10 02:26:18

附件好像错了,
还有,哪个兄弟有关于edk添加sram,sdram,flash等的详细资料没有呢?

text108 · 发表于 2010-1-13 12:47:21

30开始接是因为是16bit接口模式，如果从31开始接那是8bit模式

菜鸟二代 · 发表于 2010-1-14 22:07:44

楼上的跟我说说为什么啊晕
我感觉它的bus_split可以任意分吧

[求助] 最近做xilinx fpga的powerpc,edk开发的时候很纠结