在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3614|回复: 3

[求助] 求助用FPGA控制多个高速AD采样

[复制链接]
发表于 2010-1-9 23:19:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
要做一块板子,要用一块FPGA控制5个AD同时并行的进行数据的采集,采样率大概为80M,不知道有哪些地方需要注意的呢?
PCB布线的时候这么多个80M的AD同时工作的话肯定信号会有互相干扰,如何进行布线尽可能的消除5个AD之间信号的干扰呢?
发表于 2010-1-9 23:28:04 | 显示全部楼层
5个AD分别用不同的模拟地平面就行了,然后再通过磁珠活着0欧姆电阻接入数字地。5AD的电源也分别通过电感滤波从数字电源引入即可.
发表于 2010-1-10 02:14:51 | 显示全部楼层
你还应该注意使用的参考时钟,最好使用时钟芯片给ad提供时钟
发表于 2010-2-7 11:23:45 | 显示全部楼层
太帅了,谢谢啊,非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 15:31 , Processed in 0.024629 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表