设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教后仿真中一个重大发现timescale
12
返回列表 发新帖
楼主: xinyancode

请教后仿真中一个重大发现timescale

[复制链接]
发表于 2011-12-6 19:20:56 | 显示全部楼层
9楼，我同意
回复 支持 反对

使用道具 举报

发表于 2011-12-6 20:06:30 | 显示全部楼层
8楼、9楼，我真想对你们粗口
回复 支持 反对

使用道具 举报

shxr
发表于 2011-12-21 14:27:50 | 显示全部楼层
额，后仿真的时候需要编译数字单元库，后端网表和testbench，如果这三个文件都有timescale的定义，但定义不同会不会出错呢？
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 17:36 , Processed in 0.010845 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表