在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: pch0816

Verilog HDL: Guide to Digital Design & Synthesis

[复制链接]
发表于 2006-10-12 17:20:47 | 显示全部楼层
kkkkkkkkkkkkkkkkkkkkk
发表于 2006-10-12 17:27:32 | 显示全部楼层
我顶!!!!!!!!
发表于 2006-10-12 17:27:45 | 显示全部楼层
我还顶!!!!!!!!!
发表于 2006-10-12 17:29:03 | 显示全部楼层
没钱,只能靠顶挣钱了!
发表于 2006-10-12 17:30:25 | 显示全部楼层
说啥也得下完!继续顶!
发表于 2006-10-12 17:30:47 | 显示全部楼层
还不够,还顶!
发表于 2006-10-12 17:32:19 | 显示全部楼层
真是个蓝领,要靠苦力挣钱下书!
发表于 2006-10-12 21:48:13 | 显示全部楼层
不错不错,谢谢!!!
发表于 2007-1-27 02:14:07 | 显示全部楼层
很好的资料
发表于 2007-1-28 20:56:32 | 显示全部楼层
好多钱啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:39 , Processed in 0.019922 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表