关于FPGA延时的问题

jsjcsq · 发表于 2010-1-7 10:04:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近遇到一个问题，希望大家帮助。我想把一个5M的信号延时两个周期，但是这两个周期频率是1.5M。该怎么办？谢谢啦。。

chenzhao.ee · 发表于 2010-1-7 10:50:13

本帖最后由 chenzhao.ee 于 2010-1-7 10:53 编辑

这个比较困难了，估计FPGA做不到，不过不妨用FPGA内部自带的DLL模块尝试一下。为什么这样做？不妨讲讲，应该有其它的方法可以解决问题。

jsjcsq · 发表于 2010-1-7 11:14:15

2# chenzhao.ee
具体是这样的。。我有一个数据数据采样时钟是5M，当数据发生后启动一个enable信号。利用这个enable信号去启动一个1.5M的信号发生器。但是这个信号在延时两个周期（1.5M）才能产生，所以我就想把这个数据给延时两个周期（1.5M）的。就是这样的。谢谢你啊。。还得再麻烦你啦。。各位同仁们。还有什么方法。。