在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3258|回复: 6

[求助] 求助关于时钟以及并串转换的问题

[复制链接]
发表于 2010-1-5 07:05:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好
    我最近在做一个项目,需要用到一个时钟分频器,主时钟为6.144Mhz,需要分频进行一次16分频,把频率降到384000Hz,然后还需要分别进行三次的2分频(分别供给四个模块),最后出来的是48kHz的24位输出信号。这个输出是并行的,然后还需要做一个并串转换的过程。我没有这方面的经验,基本的分频以及并串的代码没有什么问题,但是不知道在实际当中使用会遇到什么问题,需要注意些什么,谢谢了
 楼主| 发表于 2010-1-5 19:50:49 | 显示全部楼层
自己顶一下,等待中
发表于 2010-1-5 22:26:07 | 显示全部楼层
如果在FPGA里面实现,建议不用重新产生时钟.用clock enable的方法做.因为你的主时钟才6M左右.做什么逻辑都可以了.
这样简单,不容易错.
 楼主| 发表于 2010-1-6 08:52:03 | 显示全部楼层
谢谢了哦
发表于 2010-1-6 23:54:07 | 显示全部楼层
3楼回答正解
 楼主| 发表于 2010-1-11 08:42:55 | 显示全部楼层
谢谢,大概有思路了
发表于 2010-1-11 14:32:11 | 显示全部楼层
支持3楼
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:51 , Processed in 0.024336 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表