请教：xilinxFPGA中能否实现分级时钟约束？

huhululu1 · 发表于 2009-12-31 10:20:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题。整个设计全局一种，但是不同的子模块对时钟速率要求是不同的，可以不可以按照设计的子模块来分级设定时钟速率约束呢？谢谢

huhululu1 · 发表于 2009-12-31 10:25:01

比如，有的子模块数据速率实际上很低，用时钟使能信号开控制全局时钟。这种情况下，其寄存器间的组合逻辑时延完全可以取得大些（不想中间加流水线的话），这样时钟速率分析时就不满足全局时钟要求了，但又不能降低全局时钟速率要求，因为别的模块需要。

这种情况下，有没有办法对低处理速率模块降低全局时钟速率要求，以通过布局布线呢？