在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3553|回复: 6

[求助] IC设计学习

[复制链接]
发表于 2009-12-29 18:28:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是一个新手,请问可不可以通过学习FPGA来进行ASIC入门?
还有就是一般的EDA工具直接看软件帮助软件就可以了吗?
发表于 2009-12-29 22:36:22 | 显示全部楼层
FPGA跟ASIC是有很大的差別的 ^^
先搞懂如何寫RTL simulation一下
應該就算入門
接下來的就是如何化複雜為簡
更進一步的是如何在cost跟performance中間找到合理點
最後是在設計前就確定找到如何能產生夠的function test pattern
发表于 2010-2-5 14:09:35 | 显示全部楼层
通过FPGA来学习IC 设计是一条好的入门途径。EDA软件如果你能深入学习他的手册,那么IC设计的理论和实践都有了。
IC 设计入门的途径可以这样,
前端流程:
采用VerilogHDL做设计输入,工具软件无所谓,直接Ueditor就可以。
RTL仿真,Windows就Modelsim吧,Linux用一下VCS也行。
综合,FPGA综合就Synplify;ASIC 综合DC。入门学习把FPGA 综合搞懂就行,跟ASIC综合一个道理。
网表仿真,这一步不能省(做FPGA的人往往不做这一步)。既然学IC设计,这一步要走到。FPGA 网表仿真碰到的问题跟ASIC post simulation碰到的问题大同小异。
再往下可以看成后端流程,FPGA跟ASIC走的路就不同了。FPGA 的P&R对ASIC Layout 学习就没有多少借鉴意义。不过在一般的IC Design House,前端和后端的工作是分开的。做IC设计的新人一般情况下首先安排给你的工作就是前端设计。
所以你把前端流程走通,搞IC设计完全入门没有问题。想精通的话,需要在IC设计公司呆3-4年,走几个项目流片。
发表于 2010-3-3 18:51:25 | 显示全部楼层
说的是数字吗?
 楼主| 发表于 2010-5-17 13:06:09 | 显示全部楼层
谢谢大家了!
现在有新问题,哪里有关于synplify的约束资料?找了很多地方没有找到详细合适的
发表于 2010-5-17 13:30:34 | 显示全部楼层
好贴~~~~~~~~~~~~~~
发表于 2010-6-1 23:19:19 | 显示全部楼层
通过FPGA来学习IC 设计是一条好的入门途径。EDA软件如果你能深入学习他的手册,那么IC设计的理论和实践都有了。
IC 设计入门的途径可以这样,
前端流程:
采用VerilogHDL做设计输入,工具软件无所谓,直接Ueditor就可以。
RTL仿真,Windows就Modelsim吧,Linux用一下VCS也行。
综合,FPGA综合就Synplify;ASIC 综合DC。入门学习把FPGA 综合搞懂就行,跟ASIC综合一个道理。
网表仿真,这一步不能省(做FPGA的人往往不做这一步)。既然学IC设计,这一步要走到。FPGA 网表仿真碰到的问题跟ASIC post simulation碰到的问题大同小异。
再往下可以看成后端流程,FPGA跟ASIC走的路就不同了。FPGA 的P&R对ASIC Layout 学习就没有多少借鉴意义。不过在一般的IC Design House,前端和后端的工作是分开的。做IC设计的新人一般情况下首先安排给你的工作就是前端设计。
所以你把前端流程走通,搞IC设计完全入门没有问题。想精通的话,需要在IC设计公司呆3-4年,走几个项目流片。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 15:27 , Processed in 0.025945 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表