Digital VLSI chip design with cadence and synopsys CAD tools

jun51 · 发表于 2010-5-3 16:08:46

提示: 作者被禁止或删除内容自动屏蔽

jun51 · 发表于 2010-5-3 16:09:47

提示: 作者被禁止或删除内容自动屏蔽

cocoqoo · 发表于 2010-5-3 22:42:42

aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

guofu2010 · 发表于 2010-5-3 23:41:02

谢谢楼主分享

mounthorse · 发表于 2010-5-4 09:17:09

E文的，看着还是觉得有点累。。。

reinhart · 发表于 2010-5-6 12:47:28

多谢分享下来看看

ricky000a · 发表于 2010-5-6 22:28:20

多谢楼主！

ricky000a · 发表于 2010-5-6 22:29:46

多谢楼主！

amin2008 · 发表于 2010-5-7 21:05:29

不错看看先

amin2008 · 发表于 2010-5-7 21:11:04

不全呀。。。

jun51 jun51 当前离线积分 -110 头像被屏蔽	发表于 2010-5-3 16:08:46 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jun51 jun51 当前离线积分 -110 头像被屏蔽
	回复支持反对举报

jun51 jun51 当前离线积分 -110 头像被屏蔽	发表于 2010-5-3 16:09:47 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jun51 jun51 当前离线积分 -110 头像被屏蔽
	回复支持反对举报

[资料] Digital VLSI chip design with cadence and synopsys CAD tools