在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11187|回复: 34

[求助] 50M时钟输入,想得到1HZ的输出时钟,大家一般怎么做分频?

[复制链接]
发表于 2009-12-22 09:39:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教了,谢谢
发表于 2009-12-22 11:17:55 | 显示全部楼层
use counter!
发表于 2009-12-22 11:44:11 | 显示全部楼层
期待有人给出方案!学习一下!
发表于 2009-12-22 13:14:33 | 显示全部楼层
fpga 用PLL,DCM后再分频
发表于 2009-12-22 15:40:26 | 显示全部楼层
DCM分频
发表于 2009-12-26 16:01:41 | 显示全部楼层
同步分频或异步均可
发表于 2009-12-27 11:29:31 | 显示全部楼层
FPGA里面有时钟管理的PLL可以,DCM也可以
或者自己做计数分频也可以
发表于 2009-12-28 16:26:41 | 显示全部楼层
PLL只能做到1M
发表于 2009-12-29 11:45:42 | 显示全部楼层
晕倒,分频这么难吗?
倍频才难吧
发表于 2009-12-29 13:32:01 | 显示全部楼层
最简单就直接counter,26位。
省一点就是50M=390625 * 128
先二分频再5分频,这样功率最小。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:09 , Processed in 0.023558 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表