怎样查看状态机？

luyuntao · 发表于 2009-12-21 14:37:36

您需要登录才可以下载或查看，没有账号？注册

x

小弟初学verilog，请问各位大虾，用什么工具能够查看自己编写的状态机流程图？（针对xilinx芯片）

guoyu · 发表于 2009-12-21 16:34:09

ISE自己就有这个功能。也可以用Synplify.

MOSFET · 发表于 2009-12-21 16:53:37

Debussy好像有这个功能

泛微浪 · 发表于 2009-12-21 17:59:17

synplify rtl view可以查看！

luyuntao · 发表于 2009-12-22 10:30:12

本帖最后由 luyuntao 于 2009-12-22 10:56 编辑

在ISE中没找到。哪位能说的详细些吗？不如说在哪个菜单下？

tks15 · 发表于 2009-12-22 11:05:26

FPGA Editor, but you have to finish synthesis first!!

solarwafer · 发表于 2009-12-22 13:32:45

一般工具都有的像，ise，synplify，debussy，modelsim，

zhouskill · 发表于 2009-12-22 15:39:03

状态机流程图可以用XST的RTL VIEW 看？！

feilang250 · 发表于 2009-12-22 18:18:05

一般的设计工具中都有，我一般在modelsim中看

mingtian2010 · 发表于 2009-12-24 22:48:21

我也是初学,对三段式状态机还是不太熟练

[求助] 怎样查看状态机？