设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 解决初学者疑惑：VHDL、Verilog，System+verilog比较 ...
1234
返回列表 发新帖
楼主: gestybear

[资料] 解决初学者疑惑：VHDL、Verilog，System+verilog比较

[复制链接]
发表于 2014-9-8 18:41:14 | 显示全部楼层
主要用verilog, 可以參考看看差異
回复 支持 反对

使用道具 举报

发表于 2014-9-22 21:12:47 | 显示全部楼层
看看学习下
回复 支持 反对

使用道具 举报

发表于 2014-9-23 00:55:53 | 显示全部楼层
什么东东？
回复 支持 反对

使用道具 举报

发表于 2016-2-23 18:07:32 | 显示全部楼层
xuexiing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

cdting
发表于 2017-12-21 02:09:10 | 显示全部楼层
非常感謝~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

AXDAEE
发表于 2019-5-27 22:27:10 | 显示全部楼层
看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

cdting
发表于 2019-5-31 13:45:02 | 显示全部楼层
非常感謝！！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cdting
发表于 2019-5-31 13:51:11 | 显示全部楼层
非常感謝！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-6-12 09:10:23 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 14:19 , Processed in 0.022978 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表