在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: gestybear

[资料] 解决初学者疑惑:VHDL、Verilog,System+verilog比较

[复制链接]
发表于 2012-7-16 09:06:27 | 显示全部楼层
比较简洁
发表于 2013-7-14 10:42:15 | 显示全部楼层
感谢分享
发表于 2013-12-17 18:48:52 | 显示全部楼层
太好了  謝謝您!!
发表于 2013-12-17 18:49:22 | 显示全部楼层
實在是太好了 感謝
发表于 2013-12-17 19:04:31 | 显示全部楼层
謝謝您
发表于 2013-12-18 18:58:45 | 显示全部楼层
呵呵,看看system verilog的优势
发表于 2014-2-24 09:52:35 | 显示全部楼层
bucuo!
发表于 2014-2-24 15:48:17 | 显示全部楼层
原来看到过 的
发表于 2014-9-4 20:47:35 | 显示全部楼层
学习ing
发表于 2014-9-8 12:42:30 | 显示全部楼层
kankan....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 22:23 , Processed in 0.031844 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表