DCDC的环路单位增益带宽为什么是开关频率的几分之一？

zikelee01

讨论一下：
这个问题，我觉得主要还是噪声问题，如果开关频率在UGB两倍左右，那么以UGB附近-20dB斜率算，开关频率时的增益只有大约-6dB,而放到5倍，就有大约-15dB了,可以有效过滤开关噪声了。

axin007

哎呀，还是没有搞得很懂

axin007

唉，感觉这个问题太难弄清楚了

cicixu

thanks

confiope

为了不把开关噪声放大

love_ic

这主要是考虑噪声的影响， 如果设计过高，高频噪声也被放大，直接影响到输出稳定性。
中国 发表于 2009-12-15 22:45

                               
登录/注册后可看大图

同意.
还有采样的原因吧. 推导过程中是这样.

love_ic

靠！怎么和我一样？
你说的这个原因我说了，可是那面试的人说不是！他说模型不准就留足够的裕度就可以了！
6# icseubear
chaojixin 发表于 2009-12-20 13:25

                               
登录/注册后可看大图

面试的人水平太洼，只是知其然，不知其所以然，还没有真正进入Analog的领域呢.

love_ic

这个回答可能会让人产生误解吧，就是说仅仅是为了建模，才设置为小于1/2 fs。
DC-DC的确工作在大信号下，但是dc-dc本身就是一个反馈系统，存在稳定性问题，
我们可以认为dcdc是个采样系统，把输出电压(模拟信号) ...
lrzhu 发表于 2009-12-17 18:36

                               
登录/注册后可看大图

很有道理，其实理论上1/2开关频率是一个最高的频率，然而这个频率非常粗糙，无法精准的反馈，因此从观念上，我们希望采样频率远远高于被采样信号的频率。
其实，把频率做低，是大家公认的定理，但是做低的坏处就是系统变得太迟钝，无法满足当前对电源的需求。
于是，我们应该把问题集中在，我们的带宽到底能做到多高。
这就需要数学理论来推导。
于是那些所谓的经验也就变得十分落后了。

love_ic

面试的人水平太洼，只是知其然，不知其所以然，还没有真正进入Analog的领域呢.做模拟的人如果不善于运用理论推导，那么他永远都只算是个门外汉。
其实DC-DC难得不是把系统设计的稳定，难得是把系统设计的又快又稳定。
love_ic 发表于 2010-8-13 15:09

                               
登录/注册后可看大图

leebluer

首先采样定理决定<1/2*Fs (否则信号混频)，再者才是ripple的问题吧。ripple跟电感&电容&负载大小都有关系。