设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 编写高效的测试设计(verilog/vhdl)
1234下一页
返回列表 发新帖
楼主: lygg093

编写高效的测试设计(verilog/vhdl)

[复制链接]
发表于 2010-7-25 23:01:27 | 显示全部楼层
学习一下
回复 支持 反对

使用道具 举报

发表于 2010-7-27 12:52:12 | 显示全部楼层
hao dongxi hao de
回复 支持 反对

使用道具 举报

www1519
发表于 2010-8-11 22:07:55 | 显示全部楼层
ddddddddddd
回复 支持 反对

使用道具 举报

www1519
发表于 2010-8-11 22:11:25 | 显示全部楼层
好的，用来学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-8-11 23:39:01 | 显示全部楼层
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

rico
发表于 2010-8-12 00:18:55 | 显示全部楼层
正需要testbench的教程呢，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-9-11 09:46:16 | 显示全部楼层
DING~~~~~~~~~··
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-9-11 10:04:00 | 显示全部楼层
下载来看看再说
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

yyxl
发表于 2010-9-13 21:14:49 | 显示全部楼层
??????
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

welco
发表于 2010-9-16 10:40:05 | 显示全部楼层
xialekankan
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-28 00:44 , Processed in 0.018274 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表