在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2651|回复: 8

[讨论] 半导体工艺的发展对模拟设计者的挑战

[复制链接]
发表于 2009-12-9 12:42:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 guang3000 于 2011-4-28 18:56 编辑

随着工艺微细, MOS管子速度越来越快, 我们在设计中会体会到把电路离散处理化
有很多好处. 这在后面我们再分析, 首先先谈一下为什么工艺微细化让数字设计者
也要考虑管子模拟特性. 举个例子-EMC的问题, 随着电子产品越来越小型化, EMC
设计变得很重要, 电磁噪音随着电源电压变低对MOS进行有效的ON/OFF的出错率
会增加. 还有辐射出来的电磁噪音会干扰到周边的电子产品. 至于到底产生了那些
电磁噪音, 我们一般都放在频域中分析, 这使得数字设计者要了解模拟频域分析的
知识.
  再谈一下离散时间分析变得越来越多的原因, 简单的用一句话概括就是: 可以同
时满足低消耗电力和高精度设计. 学过模拟技术的朋友应该都直到MOS管和
Bipolar管的Gm相比, 相同的电流下前者只有后者的1/3到1/4左右.
  而在一些像数字电视接收IC应用中, 要让gm变大才能满足设计, Gm越大, 消耗电
力也越大, 而如果采用离散时间分析, 像把信号用ADC转成数字再用数字滤波器滤
波的话, 总的设计难度和消费电力将有不少改进.但事物总是两面的, 离散电路往
往要主意它的量化噪声等问题.
  最后关于MOS管子, 前面已经谈过了工艺微细会给MOS带来Ft增加, Ron变小等
优点(这也是MOS几十年不断微细的动力吧), 但同时我们应该认识到其带来的缺点
, 首先就是特性变动率(mismatch), 这在设计OPAMP等电路中会变成要考虑的问题
. 另外在设计系统时, 比如Direct convertion 的IQ接收的话, I和Q信号的误差往往要
用数字校正来改善(比如DC offset等), 这里的数字校正技术又往往采用离散时间电
路来实现. 其次还有一个缺点就是1/F噪声(flick noise)会变得更大, 现在MOS的1/f
噪声一般影响到数MHZ的噪声特性. 像VCO电路, 采用最小gate长度的管子来设计,
往往发现它的相位噪声受MOS管1/f影响大. 所以常采用大L, 大W的MOS设计. (或
者用PMOS代替NMOS也可改善一些)
发表于 2009-12-9 15:36:45 | 显示全部楼层
写得很好 学习了
发表于 2011-4-7 21:38:13 | 显示全部楼层
支持,谢谢
发表于 2011-4-28 10:39:25 | 显示全部楼层
支持,谢谢
发表于 2011-12-16 11:58:31 | 显示全部楼层
支持~
发表于 2011-12-17 11:13:32 | 显示全部楼层
Sigma Delta技术算是离散时间技术范畴吧
发表于 2012-4-20 09:03:58 | 显示全部楼层
没有看懂内容
发表于 2012-4-20 09:22:48 | 显示全部楼层
不错的分析啊
发表于 2012-4-20 11:26:54 | 显示全部楼层
trade off
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 06:35 , Processed in 0.032215 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表