在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3934|回复: 10

请教PFD中的delay时间怎么确定

[复制链接]
发表于 2009-12-8 22:37:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
frequency synthesizer中应用的PFD为了消除deadzone要加入一定的delay,请问这个delay时间怎么定,谢谢
发表于 2009-12-9 08:26:12 | 显示全部楼层
延迟太大了,就会miss掉PFD输入端的脉冲信号,造成错误;延迟太小了,在非锁定情况下电流甭对环路的纠错能力下降,因为对滤波器的电容充放电时间很小了,也就是说环路增益不够。
发表于 2009-12-9 09:41:55 | 显示全部楼层
一般的delay是1ns就OK了
但是如果你的PFD比较快而且Process比较先进的话500ps也可以。

我最小的时候TSMC90G的工艺用到了200ps。这个基本上到了极限了
发表于 2009-12-9 15:38:52 | 显示全部楼层
学习 我也是pll的初学者 哈哈
 楼主| 发表于 2009-12-9 22:56:14 | 显示全部楼层


一般的delay是1ns就OK了
但是如果你的PFD比较快而且Process比较先进的话500ps也可以。

我最小的时候TSMC90G的工艺用到了200ps。这个基本上到了极限了
ipmsn5 发表于 2009-12-9 09:41




谢谢,我的reference是24MHz, 请问这个1ns是怎么得来啊?
发表于 2009-12-9 23:17:14 | 显示全部楼层
一般 1NS 看结构了 整数和小数分频不一样
发表于 2009-12-11 18:02:34 | 显示全部楼层
学习中
发表于 2009-12-11 20:32:14 | 显示全部楼层
一般取信号上升到终值一半的时的时间点~~
又名 Elmore延时
有些论文取的是 上升到终值10%-90%的时间。两者差别不是特别大。
发表于 2009-12-11 21:06:13 | 显示全部楼层
受教了
发表于 2019-12-20 13:39:26 | 显示全部楼层
原则上dead time时间越短越好,但是同时要保证在dead time时间内charge pump的开关是能充分打开的,
所以dead time的取值跟你的charge pump的开关速度直接相关
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 09:57 , Processed in 0.022481 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表