请教PFD中的delay时间怎么确定

xftang · 发表于 2009-12-8 22:37:09

您需要登录才可以下载或查看，没有账号？注册

x

frequency synthesizer中应用的PFD为了消除deadzone要加入一定的delay，请问这个delay时间怎么定,谢谢

amodaman · 发表于 2009-12-9 08:26:12

延迟太大了，就会miss掉PFD输入端的脉冲信号，造成错误；延迟太小了，在非锁定情况下电流甭对环路的纠错能力下降，因为对滤波器的电容充放电时间很小了，也就是说环路增益不够。

ipmsn5 · 发表于 2009-12-9 09:41:55

一般的delay是1ns就OK了
但是如果你的PFD比较快而且Process比较先进的话500ps也可以。

我最小的时候TSMC90G的工艺用到了200ps。这个基本上到了极限了

小乖乖 · 发表于 2009-12-9 15:38:52

学习我也是pll的初学者哈哈

xftang · 发表于 2009-12-9 22:56:14

一般的delay是1ns就OK了
但是如果你的PFD比较快而且Process比较先进的话500ps也可以。

我最小的时候TSMC90G的工艺用到了200ps。这个基本上到了极限了
ipmsn5 发表于 2009-12-9 09:41

登录/注册后可看大图

谢谢，我的reference是24MHz，请问这个1ns是怎么得来啊？

christing · 发表于 2009-12-9 23:17:14

一般 1NS 看结构了整数和小数分频不一样

mickey1999 · 发表于 2009-12-11 18:02:34

学习中

zhongbo1127 · 发表于 2009-12-11 20:32:14

一般取信号上升到终值一半的时的时间点~~
又名 Elmore延时
有些论文取的是上升到终值10%-90%的时间。两者差别不是特别大。

blurt · 发表于 2009-12-11 21:06:13

受教了

aktwhh · 发表于 2019-12-20 13:39:26

原则上dead time时间越短越好,但是同时要保证在dead time时间内charge pump的开关是能充分打开的,
所以dead time的取值跟你的charge pump的开关速度直接相关

站长推荐 /1