在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

新书!The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits

[复制链接]
发表于 2010-8-28 10:19:06 | 显示全部楼层
1# benemale
发表于 2010-8-28 13:58:13 | 显示全部楼层
Thank you ! Paul Jespers was my teacher in university ... glad he finally made a book about this. it is very usefull methodology I strongly recommend it !
发表于 2010-9-4 05:24:37 | 显示全部楼层
good good very good
发表于 2010-9-4 10:04:48 | 显示全部楼层
4# 小乖乖
very good! thanks
发表于 2010-9-7 09:16:43 | 显示全部楼层
thanks
发表于 2010-9-7 09:39:17 | 显示全部楼层
thankyou!!!!!!!!!!!!!!!
发表于 2010-9-12 00:56:53 | 显示全部楼层
感谢共享!!!!
发表于 2010-9-13 07:02:18 | 显示全部楼层
好论文
头像被屏蔽
发表于 2010-9-13 08:38:55 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-9-15 09:40:14 | 显示全部楼层
a lot thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 16:23 , Processed in 0.023886 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表