在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 25821|回复: 28

请教:数模混合仿真

[复制链接]
发表于 2009-12-4 19:33:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想把verilog综合以后的门级网表转成spice网表和模拟电路一起做管级仿真. 先用的是calibre的v2lvs转成spi文件,但这个好象不是能用于仿真的标准spice网表,现在想是不是可以用hsim转.
不知有没有人有过这种transistor-level混仿的经验,一般怎么做.
发表于 2009-12-5 00:56:13 | 显示全部楼层
用Cadence AMS Designer 仿真,其中的数字部分可以用Verilog,也可以用Spice网表,模拟部分可以用Spctre或者用UltraSim

或者用Mentor ADMS仿真
 楼主| 发表于 2009-12-5 01:12:01 | 显示全部楼层


用Cadence AMS Designer 仿真,其中的数字部分可以用Verilog,也可以用Spice网表,模拟部分可以用Spctre或者用UltraSim

或者用Mentor ADMS仿真
amodaman 发表于 2009-12-5 00:56


谢谢,不过现在有Verilog了,想转换成spice再一起仿,不知道这个该怎么实现。
发表于 2009-12-5 01:19:54 | 显示全部楼层
你的问题是产生Spice网表的问题啊。综合以后的门级网表在Cadence数据库里面打不开吗?打开了就可以产生网表了。
发表于 2009-12-5 01:22:21 | 显示全部楼层
LVS里面用得Spice网表是没有模型的。Cadence 里面没有Verilog-In或者其他相似的Import功能吗?

用Hsim也是一样的关要过。
发表于 2009-12-5 01:25:05 | 显示全部楼层
我倒是做过完整的信号通路的晶体管级仿真,用Hsim, UltraSim或者AMS都可以,可以探讨一下。有一些小技巧要注意,才能达到最终的仿真要求。

碰到具体问题再问吧。
发表于 2009-12-5 01:58:15 | 显示全部楼层
既然可以做LVS,那么你大概可以得到CDL网表的,把CDL网表Import到Cadence里面来就会产生一个Transistor-Level的线路图数据库,那么就可以产生可以仿真的Spice网表了。
发表于 2009-12-5 11:15:35 | 显示全部楼层
7# amodaman
这个问题,我也想知道

就是怎么把verilog数字模块与模拟模块进行hspice 仿真
发表于 2009-12-5 11:45:22 | 显示全部楼层
谢谢!也下下来看看
发表于 2009-12-5 21:04:01 | 显示全部楼层
spectreVerilog不就可以么,v2lvs以后的cdl就可以直接用cadence仿真,你做v2lvs的时候不是需要-l lib,这个lib里面就有model啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 11:05 , Processed in 0.021746 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表