设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › [VHDL+Verilog]良好的代码编写风格（二十五条） ...
1234
返回列表 发新帖
楼主: 050544117

[VHDL+Verilog]良好的代码编写风格（二十五条）

[复制链接]
zhangdq
发表于 2016-5-29 21:17:04 | 显示全部楼层
这个可以，正在弄设计规范，代码部分有借鉴意义
回复 支持 反对

举报

Andrei_Q
发表于 2016-5-29 21:47:18 | 显示全部楼层
多谢楼主分享~~~~~~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wentaohuster
发表于 2016-5-30 11:37:45 | 显示全部楼层
很好的初学者资源
回复 支持 反对

举报

无所谓
发表于 2016-5-30 21:58:29 | 显示全部楼层
非常有用
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

119543213
发表于 2016-6-4 19:48:15 | 显示全部楼层
感謝分享!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-27 09:09 , Processed in 0.017990 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表