求助，BGR测试结果分布比较散

thewolftotem

BGR输出全部偏高或偏低就比较容易分析了，现在正态分布的中心值还是1.2.

mixsignal

建议把基准的大致结构传上来看看

lsh0211

输出失调＝工艺＋结构＋电路参数设计

我们做的VBG输出分布在70mv以内（＋-35mv)
把OP面积做大就好多了

guang3000

电路结构是带自偏置的运放。现在的问题是分布比较散的问题，要是偏高或偏低就容易分析了。
另外电路中没带trimming电路，不明白的是用trimming怎么能够得到os值？
thewolftotem 发表于 2009-11-17 11:29

                               
登录/注册后可看大图

假设匹配做得比较好,而温漂trim得比较低的话，运放的os会直接叠加在VT×lnn 上于是就有这个关系 OS*(R1+R2)/R1=△V , 反过来一算就知道OS了。

假设运放的OS是±10mV ,  (R1+R2)/R1=10的话，那VREF的变化就是±0.1V。

楼主能否把运放第一级的CMOS管子尺寸，和R2/R1的值相告？

thewolftotem

14# guang3000

多谢回复。
是的。相比较res,bjt的mismatch,Vos对输出的影响更大，因为Vos还乘了R2/R1这个系数。我这里Pmos的输入管尺寸是5um/1um, R2/R1=9。
现在的分析结果是1um的length太小了，把一个PMOSW/L改成 5um/0.95um进行模拟，得到输出值为1.38V。
但是工艺线上的人说工艺不可能偏差到这种程度，最多只有十几个nm的偏差，在这种情况下模拟输出为1.24V左右。
现在正在测amp输入两端的电压值，直接得到offset电压。同时测PMOS管的length变化量。

steve_guo_1997

这个尺寸的输入管确实太小了。你这样仿真只代表了mos beta的失调，你还得加入vth的失调。
另外考虑一下op的结构，若是folded，那可能输入管并不一定是最大os的贡献部分。

thewolftotem

16# steve_guo_1997
你好。应该怎样去考虑amp的失调，为什么说folded cascode结构输入管对失调不是最大的贡献？
要把失调最小化，是不是只有把管子尺寸做大点，更匹配点？

steve_guo_1997

1.在一些design rule 中，关于mosfet，会给出两个指标delta_beta/beta，delta_vth的正态分布。依次你可以计算出一对mosfet中的电流失调。
2.对于一个folded-cascode结构，存在三对mosfet会对os起作用。类似于对于这种结构的噪声分析。
3.用于将电流折叠回去的那对管子上电流会大于另外两对管子，假设三对管子的vdsat相近，那么这对管子上的gm会最大，当计算input ref. noise时，它的贡献就最大。

lakeoffire

When you change process, the matching of the devices could get worse and so could the variance of your bandgap output. For higher delta_beta/beta and/or higher delta_vth, you will have to increase your mosfet device sizes to reduce offsets. The first order result of the offset voltage of each transistor is about (Vgs-Vth)/2*(delta_beta/beta)-delta_Vth, and you could refer the contribution of each transistor back to the opamp input to get the opamp offset. Therefore, you could decide the minimum devices size required.

lakeoffire

By the way, not only the R2/R1 ratio matters, the mismatch of these two resistors could contribute large variance in bandgap output. For the same R2 and R1, the minimum area of R2 and R1 also needs to be determined based on the mismatch parameter of resistors.