设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教Verilog里数据比较的问题？
123
返回列表 发新帖
楼主: psd0208

请教Verilog里数据比较的问题？

[复制链接]
captainjiang
发表于 2009-12-25 16:15:32 | 显示全部楼层
二进制表示呗
回复 支持 反对

举报

captainjiang
发表于 2009-12-25 16:16:54 | 显示全部楼层
补码分开考虑
回复 支持 反对

举报

zhouskill
发表于 2009-12-25 17:04:48 | 显示全部楼层
不错，点滴积累
回复 支持 反对

举报

amormio124
发表于 2010-2-10 15:45:13 | 显示全部楼层
不要把正负的概念带入底层的电路设计，
即使verilog2001支持signed，也不要用。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:32 , Processed in 0.014065 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表