问：VerilogHDL编写门级32x32乘法器

hsepeng · 发表于 2010-8-10 09:18:10

好东西，多谢各位大侠

Ames · 发表于 2010-11-10 20:40:30

看看先。。。

jchen36 · 发表于 2011-1-13 13:53:14

ttopre

jchen36 · 发表于 2011-1-13 13:55:20

eetop

amy31 · 发表于 2011-2-26 17:29:14

谢谢啊！

sujh010 · 发表于 2011-7-21 10:15:12

乘法器是芯片运算的基础，关乎到速度、功耗和面积，看来大家还都是比较关心的，小弟正在发愁一个低功耗的乘法器，支持一下！

oll110 · 发表于 2014-1-17 11:07:55

┠感┨┠谢┨┠分┨┠享┨┠～┨┠支┨┠持┨┠一┨┠下┨

wg626 · 发表于 2014-4-12 10:52:36

5楼说的很对，现在基本套路都是先通过booth编码减少部分积的个数，然后再通过树型结构压缩部分积，最后再通过快速求和得到最终结果。

wownga · 发表于 2014-7-15 09:52:51

32×32一般指浮点数吧，定点的这么多字长用来干嘛

ywapdy · 发表于 2014-7-16 23:03:26

正需要乘法器的资料，要设计一个高速低功耗的乘法器，愁啊

站长推荐 /2