问：仿真时加状态机问题？

showting · 发表于 2004-9-18 10:59:23

您需要登录才可以下载或查看，没有账号？注册

x

我在程序里用了状态机，但是在方针的波形图（.scf文件）里没有仿真机，我想看一看它的状态对不对，怎么加入状态机啊？

bravelu · 发表于 2004-9-18 11:06:49

要看你的状态机怎么写的了，vhdl还是verilog？关键是最后综合器选择了哪种编码方式。

showting · 发表于 2004-9-18 12:11:20

用vhdl写的，用max plus2仿真的

bravelu · 发表于 2004-9-18 17:25:31

vhdl写状态机用了强类型么？用什么工具综合的？

站长推荐 /2