在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: nihao36

困扰已久的问题:DDR/DDR2能否降频使用?

[复制链接]
发表于 2011-3-8 17:11:42 | 显示全部楼层
应该可以吧!不然人家的功耗要求非常严格的话,怎么办呢?
发表于 2011-3-23 18:20:04 | 显示全部楼层
it's OK.
发表于 2011-3-23 22:08:52 | 显示全部楼层
应该有个频率范围的,超过范围DDR2的DLL电路会调不过来导致时序无法满足
发表于 2011-3-24 17:24:44 | 显示全部楼层
ddr内存降频用过,但能降低多少,就不太清楚了
发表于 2011-3-24 17:28:56 | 显示全部楼层
DDR2好像最低可以降到120MHz左右,JEDEC规格上有吧
降频时命令时序要跟着调整,相当麻烦,控制器还不一定支持呢
发表于 2011-3-24 18:20:21 | 显示全部楼层
应该是可以的, 我们在fpga板上的 ddr1  都是跑 25M/33M, 但是是系统部门做的板, 不知道有没有做其他处理
发表于 2011-3-25 20:50:37 | 显示全部楼层
看DDR2的DATASHEET上说有最低频率,但是xilinx+DDR2_667,我们用27Mhz的时钟跑过能读写DDR2的内存空间,但是只是对固定的一段地址空间进行测试性的验证,没有用到项目设计,同意10楼的说话。Altera+DDR2_667用QuartusII自带的IP有最低频率范围是125Mhz,再低就不能用该IP了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-2 20:49 , Processed in 0.017079 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表