如何实现除法

zhzero · 发表于 2004-9-9 16:05:46

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠可否介绍一下利用FPGA实现除法运算的原理啊

bravelu · 发表于 2004-9-9 17:29:07

建议去网上找找现成的ip

fools · 发表于 2004-9-10 18:03:25

多组的移位加

风再起 · 发表于 2004-9-13 20:24:39

我的一般的方法是：
多周期循环，比如start信号有效时采样被除数和除数开始计算，N个cycle后输出商、余数和done信号，N一般等于或小于被除数的位宽。
代码是我自己写的，没有参考其它样板或IP，不是没看到，是没看懂。实践中使用过，确实没有问题。
如果要单周期输出结果，那实在太困难了，我不会。

iamchine · 发表于 2004-9-22 22:08:14

单周期实际就是减除法运算阵列，关键路径时延长，频率上不去。

站长推荐 /2