设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【下载】Digital System Design with SystemVerilog

1 ... 6 7 8 91011 12 13 14 ... 16 / 16 页下一页

发新帖

楼主: robie0106

【下载】Digital System Design with SystemVerilog

发表于 2010-10-18 20:39:04 | 显示全部楼层

正在学习中，下载看看。

回复支持反对

发表于 2010-12-9 17:07:15 | 显示全部楼层

thanks your share!

回复支持反对

发表于 2010-12-9 17:14:31 | 显示全部楼层

ding!

回复支持反对

发表于 2010-12-12 08:20:23 | 显示全部楼层

dddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-14 21:49:21 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-20 22:42:13 | 显示全部楼层

good book! thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-20 22:52:19 | 显示全部楼层

多谢楼主分享，非常感谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-21 10:02:37 | 显示全部楼层

數字邏輯基礎與Verilog設計

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-21 10:02:52 | 显示全部楼层

学习学习，谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-24 16:31:53 | 显示全部楼层

多谢分享

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 16 / 16 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-24 00:36 , Processed in 0.020874 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表