在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 34265|回复: 151

【下载】Digital System Design with SystemVerilog

[复制链接]
发表于 2009-10-29 05:53:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 robie0106 于 2009-10-29 05:54 编辑

本书Digital System Design with SystemVerilog是英国南安普顿大学Mark Zwolinski教授的最新力作,延续了他上本畅销书Digital System Design with VHDL的风格。本书适合本科生及研究生作为教材使用。
本书现在还没正式发行,此PDF电子档为本书的草稿,是南安普顿大学电子工程本科和微电子设计专业和片上系统设计专业研究生的教材,本人从学院内网下载下来了,现将其分享。此外,Zwolinski教授这门课的讲义也一并传上。

Digital System Design with SystemVerilog(draft).pdf

2.51 MB, 下载次数: 813 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Digital System Design with System Verilog(handout).rar

3.96 MB, 下载次数: 855 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-10-29 08:01:57 | 显示全部楼层
thanks
发表于 2009-10-29 08:04:22 | 显示全部楼层
thanks
发表于 2009-10-29 08:58:06 | 显示全部楼层
Thanks a lot
头像被屏蔽
发表于 2009-10-29 09:05:44 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-10-29 09:07:26 | 显示全部楼层
Reference Flow 7.0
头像被屏蔽
发表于 2009-10-29 09:07:42 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-10-29 09:15:10 | 显示全部楼层
On Statistical Timing Analysis with Inter- and Intra-die Variations
发表于 2009-10-29 09:41:11 | 显示全部楼层
好书 好书 顶一个 多谢楼主
发表于 2009-10-29 09:56:33 | 显示全部楼层
是中文的吗````````````
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:44 , Processed in 0.026935 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表