请教一下DC中target_library和link_library的区别？

gzdy · 发表于 2014-6-15 15:37:23

回复 4# puffen

请问一下哈，我在配置中link_library中没有加*，只有target_library，现在我有三个文件a.v b.v top.v，a和b在top中被调用了，我将这三个文件用read_verilog读入，并且将top设置成了current_design，然后link，同样能够link成功啊，为什么呢？

xiaocheng12345 · 发表于 2014-10-11 11:34:57

1、目标库（targe_library）：一般就是std cell db；放的是标准单元工艺库；是你的综合目的库，存放的是你索要映射的逻辑单元。一般为standard cell library & io cell library 的type；是DC在mapping时将设计映射到特定工艺所使用的库，就是使用目标库中的元件综合成设计的门级网表。

2、连接库（link_library）：指定压焊块工艺库名称和所有其他的宏单元（RAM、ROM等）；除了std cell，还有IO ,MACRO ,MEMORY db；一般为宏单元等其他库；一般可以放算法库和设计库等，比如DW；是提供门级网表实例化的基本单元，也就是门级网表实例化的元件或单元都来自该库。连接库定义为标准单元的db格式的库文件加上pad db格式的库文件，加上ROM，RAM等宏单元库文件。

3、符号库（symblo_library）:包含工艺库中的单元图形表示的库名称。使用DV时，用于表示门电路原理图。如果忽略这一设置，DV会使用一个名为“generic.sdb”的通用符号库来生成原理图。如果你设置了symbol_library，但是假如你的单元的工艺库和符号库不匹配，DV会拒绝你的符号库，而调用通用库中的单元符号。

4、简单地讲，所有用到的库都要放到link_library，因为DC自动到那里去找。只有作综合用的库放在target_library,象ROM,PAD等不用synthesis的就不要放进去了。

5、link_library列表中应包含目标库名，这在DC中读取门级网表是很重要的。如果连接库列表中不包含目标库名，DC就不能连接网表中已经映射的单元，在这种情况下，DC会生成表示其不能解析网表中单元的警告。

6、link_library可以包含旧的工艺库名称，而target_library可以包含新的工艺库名称。

7、简单来说link library就是解决实例化引用的，如果实例化的就是一个与非门，DC就从target library中找到，如果例化的是一个fifo，DC就从fifo的库中找到，如果例化的是一个模块，DC就从内存中找到，因为这个模块的代码在编译过程中已经读进内存中去了。

8、pt和fm工具只有link_library，DC使用变量link_library，而PT使用link_path，除了名称和格式不一样之外，这两个变量的应用时相同的。PT是一个门级静态时序分析器，它只是用于结构化门级网表，因而，PT不使用变量target_library。