设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Testbench设计技巧和策略
1234
返回列表 发新帖
楼主: cosmo.wang

[资料] Verilog Testbench设计技巧和策略

[复制链接]
发表于 2011-7-25 17:14:20 | 显示全部楼层
DDDDDDDD
回复 支持 反对

使用道具 举报

发表于 2011-7-28 19:39:13 | 显示全部楼层
好，谢谢！！！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

zyt0224
发表于 2011-7-28 22:03:18 | 显示全部楼层
好东西,顶下
回复 支持 反对

使用道具 举报

发表于 2011-7-29 10:10:41 | 显示全部楼层
tks
回复 支持 反对

使用道具 举报

发表于 2011-7-29 11:09:24 | 显示全部楼层
下了看看，希望是好资料！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-8-16 20:01:50 | 显示全部楼层
好东西
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-8-16 20:14:21 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

miple
发表于 2011-8-23 21:38:40 | 显示全部楼层
好东西  好东西 好东西
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 14:33 , Processed in 0.017316 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表