在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: woaxfy

新手刚上路就让做一个项目,一头雾水,希望各位老大帮帮指点指点,把小弟领上道。。。

[复制链接]
发表于 2009-10-25 00:01:41 | 显示全部楼层
最好是你已经有那块老板子Altera MAX2 的源代码(VHDL或者Verilog),这样就事半功倍了
ProAsic应该也是FPGA, Actel家的
回复 支持 反对

使用道具 举报

发表于 2009-10-25 06:37:16 | 显示全部楼层
应该有整个工程才好,管脚位置的约束和代码都有,要确认接口电平等等
回复 支持 反对

使用道具 举报

发表于 2009-10-25 12:35:10 | 显示全部楼层
汗,没有回过神来,actel还有fpga。没有用过。。。。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-10-25 17:14:48 | 显示全部楼层
西门子不肯给源代码....不过这个可以理解,人家要是把源代码什么都给你了,人家何谈机密可言,不过它给了一个板子内部firmwar固件的spec,我不知道这个东西是不是对板子功能的描述有用 11# sssh
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-10-25 17:16:29 | 显示全部楼层
西门子不肯给源代码....不过这个可以理解,人家要是把源代码什么都给你了,人家何谈机密可言,不过它给了一个板子内部firmwar固件的spec,我不知道这个东西是不是对板子功能的描述有用 12# s14432
回复 支持 反对

使用道具 举报

发表于 2009-10-25 17:37:49 | 显示全部楼层
有现成代码把.那主要得弄清新版子的管脚映射关系吧,修改一下位置. 内核估计能通用
回复 支持 反对

使用道具 举报

发表于 2009-10-25 22:39:44 | 显示全部楼层
我马上也要开始弄FPGA了。。。GL
回复 支持 反对

使用道具 举报

发表于 2009-10-26 09:53:20 | 显示全部楼层
学习了,呵呵
回复 支持 反对

使用道具 举报

发表于 2009-10-26 10:16:26 | 显示全部楼层
功能搞清楚,PCB搞清楚,其他就好办了
回复 支持 反对

使用道具 举报

发表于 2009-10-26 15:09:41 | 显示全部楼层
学习下……
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 13:51 , Processed in 0.018420 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表