在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7579|回复: 31

一个PLL的PFD&CP&LPFF电路,大家帮忙看看,我贴图

[复制链接]
发表于 2009-10-21 18:03:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 deepblue1178 于 2009-10-21 18:04 编辑

大家看图说话,我不明白那个LPF的零点时从哪里引入的,是从replica bias中吗?是怎么实现零点的?

最下面的图上,Z2,Z3是通往差分VCO去的
PFD&CP&LPF.JPG
CP.JPG
replica bias.JPG
 楼主| 发表于 2009-10-21 18:32:04 | 显示全部楼层
没人在嘛?
 楼主| 发表于 2009-10-21 19:10:05 | 显示全部楼层
没人?
 楼主| 发表于 2009-10-21 19:15:20 | 显示全部楼层
那位做PLL比较熟,给讲讲啊
 楼主| 发表于 2009-10-21 21:23:23 | 显示全部楼层
没人知道吗?
发表于 2009-10-21 21:27:52 | 显示全部楼层
hao!!
5# deepblue1178
 楼主| 发表于 2009-10-21 21:33:10 | 显示全部楼层
还是没人???
发表于 2009-10-22 09:25:18 | 显示全部楼层
图太乱,看不清楚
发表于 2009-10-22 12:19:40 | 显示全部楼层
图太小,看不清楚!
 楼主| 发表于 2009-10-22 22:03:01 | 显示全部楼层
厄。。。 大家哪里不清楚可以问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:38 , Processed in 0.028055 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表