哪位有计算综合之后门数的脚本

hitten · 发表于 2009-10-21 13:08:41

您需要登录才可以下载或查看，没有账号？注册

x

如题，给兄弟参考参考一下啊。

谢谢

reasly · 发表于 2009-10-21 14:42:16

这个一般都是用总的cell的面积估算的吧不同工艺不同吧

hitten · 发表于 2009-10-22 08:56:22

我知道楼上的方法。
有些工艺不适合而已，所以想求个脚本。
哪位大虾有啊，帮忙一下，我知道这种脚本应该不大，可以粘贴出来的，给大家共享一下嘛。
呵呵

xchuang19 · 发表于 2009-10-25 19:07:50

同样想知道！

zhjwei · 发表于 2009-10-28 18:53:52

一般是你DC综合完后的总的CELL AREA除以你所用的工艺库里一个2输入与非门的area, 就是你的gate count

hitten · 发表于 2009-10-28 20:04:32

我说过了,这种方法并不适合所有工艺,
看来这里会写脚本的高手不多啊

wxyzn · 发表于 2010-2-7 21:30:30

如果在DC里check:
可加指令：
set cell_num [sizeof_collection [get_cells -hier *]]
echo "$cell_num"

然后你看输出就知道了。

destiny21 · 发表于 2010-2-13 00:47:59

如果在DC里check:
可加指令：
set cell_num ]
echo "$cell_num"

然后你看输出就知道了。
wxyzn 发表于 2010-2-7 21:30

登录/注册后可看大图

但是布局布线后数量会有变化啊，以前写过这个脚本，可惜公司的电脑不能上网，不能用USB口。
思路就是把cdl读进去后把用到的cell的个数及其nmos,pmos的个数统计出来。
记得：以X开头的就是cell或层次化的instance name,以T（或B，记不清了）开头的是晶体管的instance

yuanpin318 · 发表于 2010-2-19 21:45:39

report_xxx

X6J6P6 · 发表于 2010-2-25 18:46:19

期待解决这个问题！

站长推荐 /2